Paper-Conference

Pipelined data parallel task mapping/scheduling technique for MPSoC
In this paper, we propose a multi-task mapping/scheduling technique for heterogeneous and scalable MPSoC. To utilize the large number …
Cite DOI
ILP based data parallel multi-task mapping/scheduling technique for MPSoC
In this paper, we propose a multi-task mapping/scheduling technique for heterogeneous and scalable MPSoC. To cope with ever increasing …
Cite DOI
Efficient and Extensible Multi-processor System Simulator
임베디드 시스템이 주목받으면서 개발상의 편의를 위해 시스템 시뮬레이터가 다양한 용도로 사용되고 있다. 시스템이 복잡해지고 소프트웨어의 규모가 커지면서 이러한 시스템 시뮬레이터들에 있어 그 성능은 매우 중요한 이슈가 되고 있는데, …
Cite
Performance evaluation and optimization of dual-port SDRAM architecture for mobile embedded systems
Recently dual-port SDRAM (DPSDRAM) architecture tailored for dual-processor based mobile embedded systems has been announced where a …
Cite DOI
Automatic Generation of Synthesizable Hardware-Software Interface from Dataflow Model
컴퓨터 시스템의 설계는 알고리즘 수준의 모델링에서부터 시제품 수준까지 시스템을 구체화해 나가는 일련의 과정이다. 시스템 구현의 구체화 과정에는 단순하고 반복적인 구현이 많이 포함되며, 이 과정에서 많은 오류가 발생한다. …
Cite
Performance Evaluation and Optimization of Dual-port SDRAM for Mobile Embedded Systems
Cite
Buffer minimization in RTL synthesis from coarse-grained dataflow specification
This paper concerns area-efficient automatic hardware architecture synthesis and its optimization from dataflow graph (DFG) …
Cite